Xilinx, Inc. | |
Schaffung | 1984 |
---|---|
Schlüsseldaten |
1985 : Vermarktung des ersten FPGA 1990 : Börsengang |
Schlüsselfiguren | R. Freeman: Mitbegründer B. Vonderschmitt: Mitbegründer J. Barnett: Mitbegründer M. Gavrielov: CEO |
Rechtsform | Aktiengesellschaft ( NASDAQ : XLNX ) |
Aktion | NASDAQ (XLNX) |
Slogan | Die Firma für programmierbare Logik |
Der Hauptsitz | 2100 Logic Drive San Jose , Kalifornien Vereinigte Staaten |
Richtung | Victor Peng (seit 2018) |
Aktivität | Halbleiter |
Produkte | Programmierbare Logikschaltungen |
Wirksam | 4.443 Ende 2019 |
Webseite | (de) http://www.xilinx.com/ |
Kapitalisierung | 18.717 Mio. USD im Jahr 2020 |
Umsatz | 3.059 Millionen US-Dollar im März 2019 |
Reingewinn | 890 Millionen USD im März 2019 |
Xilinx (vollständiger Name Xilinx, Inc. ) ist ein Unternehmen Amerikaner von Halbleitern .
Xilinx, der Erfinder des FPGA , ist eines der größten Unternehmen, das sich auf die Entwicklung und Vermarktung programmierbarer Logikkomponenten und der damit verbundenen Dienstleistungen wie elektronische CAD-Software, wiederverwendbare Blöcke für geistiges Eigentum und Schulungen spezialisiert hat.
Das 27. Oktober 2020, AMD kündigt seine Absicht zum Erwerb von Xilinx.
Xilinx wurde gegründet in 1984 von drei ehemaligen Zilog Mitarbeiter : Ross Freeman; Bernie Vonderschmitt und Jim Barnett, deren Geschäftsplan sich auf die Kommerzialisierung elektronischer Komponenten auf der Grundlage eines damals neuen Konzepts beschränkte: der programmierbaren Logik.
Obwohl das Unternehmen im Silicon Valley ansässig ist , hat es sich entschieden, nicht in eine eigene Gießerei zu investieren, sondern im Gegenteil die Herstellungsphase seiner Komponenten den Partnern anzuvertrauen. Dieses als Fabless bezeichnete Betriebsmodell ist seitdem weitgehend demokratisiert.
Das Unternehmen veröffentlichte 1985 sein erstes Produkt , das XC2064 FPGA. Zwei Jahre später eröffnete sie Verkaufsbüros in Europa und Japan. In 1990 wurde Xilinx an dem börsen NASDAQ Aktienaustausch und in 2000 erreichte Umsatz von mehr als eine Milliarde Dollar .
AkquisitionenWährend seiner Entwicklung erwarb Xilinx verschiedene Unternehmen:
Ab 2007 verfügt das Unternehmen über Zentren und Büros in 20 Ländern.
Das kommerzielle Angebot von Xilinx ist in mehrere Bereiche unterteilt:
Diese Art von FPGA ist für Anwendungen mit hohem Mehrwert vorgesehen:
Rangfolge des Virtex-Bereichs in chronologischer Reihenfolge:
Die erste Generation von Virtex führte die Integration von Dual-Port- DPRAM- Speicher und Delay-Locked-Loops ( DLL ) direkt in die FPGA-Matrix ein.
Die folgenden Generationen brachten neben einer Steigerung der Leistung und der Logikkapazitäten dedizierte Multiplikatoren (in der FPGA-Matrix "fest codiert"), dann einen PowerPC- Prozessor und serielle Multi-Gigabit-Transceiver (die es ermöglichten, Gigabit-Ethernet direkt zu unterstützen). und in jüngerer Zeit PCI-Express sowie Serial ATA ). Die dedizierten Multiplikatoren wurden dann zu vollwertigen dedizierten DSP-Blöcken.
Vollständiger Name | Einführung | Referenz | Herstellungsprozess | Neue Funktionen eingeführt | Transceiverse | PowerPC | Bemerkungen |
---|---|---|---|---|---|---|---|
Virtex | 1998 | XCVxxxx- | 220 nm; 5 Schichten; 2,5 V. | DLL und DPRAM | Nein | Nein | Modell basierend auf XC4000 |
Virtex-E | 1999 | XCVxxx0E- | 180 nm; 6 Schichten; 1,8 V. | LVDS- Unterstützung | Nein | Nein | |
Virtex-E EM | 2000 | XCV405E- und XCV812E- | 180 nm; 6 Schichten; 1,8 V. | Menge des DPRAM steigt an | Nein | Nein | |
Virtex-II | 2001 | XC2Vxxxx- | 150 nm; 8 Schichten; 1,5 V. | Kabelgebundene Multiplikatoren | Nein | Nein | |
Virtex-II Pro | 2002 | XC2VPxxx- | 130 nm; 9 Schichten; 1,5 V. | Transceiver; PowerPC | 3,125 Gbit / s | Ja | |
Virtex-II Pro X. | 2003 | XC2VPXxx- | 130 nm; 9 Schichten; 1,5 V. | 10 Gbit / s Transceiver | 4,25+ Gbit / s | Ja | Produktion eingestellt; Transceiver, die PVT-Schwankungen ausgesetzt sind |
Virtex-4 LX | 2004 | XC4VLXxxx- | 90 nm; 11 Schichten; 1,2 V. | DSP blockiert Kabel | Nein | Nein | Mehr logische Ressourcen als der Virtex-4 SX |
Virtex-4 SX | 2004 | XC4VSXxx- | 90 nm; 11 Schichten; 1,2 V. | Kabelgebundene DSP-Blöcke | Nein | Nein | Mehr DSP-Blöcke als der Virtex-4 LX |
Virtex-4 FX | 2004 | XC4VFXxx- | 90 nm; 11 Schichten; 1,2 V. | Kabelgebundene DSP-Blöcke | 6,125 Gbit / s | Ja | Transceiver, die PVT-Schwankungen ausgesetzt sind |
Virtex-5 LX | 2006 | XC5VLXxxx- | 65 nm; 12 Schichten; 1,0 V. | 6 Eingang LUT | Nein | Nein | Mehr logische Ressourcen als der Virtex-5 SXT |
Virtex-5 LXT | 2007 | XC5VLXTxxx- | 65 nm; 12 Schichten; 1,0 V. | 6 Eingang LUT | 3,125 Gbit / s | Nein | Mehr logische Ressourcen als der Virtex-5 SXT |
Virtex-5 SXT | 2007 | XC5VSXTxxx- | 65 nm; 12 Schichten; 1,0 V. | 6 Eingang LUT | 3,125 Gbit / s | Nein | Mehr DSP-Blöcke als Virtex-5 LX / LXT |
Virtex-5 FXT | 2008 | XC5VFXTxxx- | 65 nm; 12 Schichten; 1,0 V. | 6 Eingang LUT und GTX | 6,5 Gbit / s | Ja | Entspricht LXT und enthält 2 PowerPC440-Kerne |
Virtex-5 TXT | 2008 | XC5VTXTxxx- | 65 nm; 12 Schichten; 1,0 V. | 6 Eingang LUT und GTX | 6,5 Gbit / s | Ja | Basierend auf der FXT-Version mit doppelt so vielen GTX-Transceivern |
Virtex-6 LX und LXT | 2009 | XC6VLXxxx XC6VLXxxxT | 40 nm | 6,5 Gbit / s (nur LXT) | Nein | ||
Virtex-6 SXT | 2009 | XC6VSXxxxT | 40 nm | 6,5 Gbit / s | Nein | Optimiert für schwere digitale Signalverarbeitungsanwendungen | |
Virtex-7 | 2010 | XC7VxxxT | 28 nm | 13,1 Gbit / s | |||
Virtex UltraScale | 20 nm | ||||||
Virtex UltraScale + | 16 nm |
Vollständiger Name | Einführung | Referenz | Herstellungsprozess | Bemerkungen |
---|---|---|---|---|
spartanisch | XCSxx- | 5 V. | ||
Spartan-XL | 1998 | XCSxxXL- | 3,3 V. | |
Spartan-II | 2000 | XC2Sxxx- | 2,5 V. | |
Spartan-IIE | 2000 | XC2SxxxE- | 1,8 V. | Basierend auf dem Virtex-E |
Spartan-3 | 2003 | XC3Sxxxx- | Basierend auf Virtex-II | |
Spartan-3E | ||||
Spartan-3A | ||||
Spartan-3AN | In der Komponente gespeicherte FPGA-Konfigurationsdaten | |||
Spartan-6 | 02 Februar 2009 | XC6SLXxxx (T) - | 1,2 V , 45 nm, neun Metallschichten | |
XA Spartan-6 | 02 März 2010 | XA6SLXxxx (T) - | 1,2 V , 45 nm, neun Metallschichten | FPGAs für die Automobilindustrie |
Spartan-6Q | 08 November 2010 | XQ6SLXxxx (T) - | 1,2 V , 45 nm, neun Metallschichten | FPGAs in Verteidigungsqualität |
Xilinx bietet die XC9500 Bereiche, komplexe programmierbare Logikschaltungen, abgeleitet von Schaltungen von Coolrunner erworben Philipps Semiconductors in 1999 .
Xilinx vermarktet eine ganze Reihe von Entwicklungswerkzeugen, um seine Komponenten zu nutzen.
Bis 2012 wurde das Hardware-Design im Xilinx ISE- Tool bereitgestellt, und es gab eine integrierte Entwicklungsumgebung, Xilinx EDK , die auf in das FPGA integrierte Prozessoren für weiche Kerne (Microblaze) und harte Kerne (PowerPC oder ARM) abzielte. Integration von zwei Teilmengen, XPS für die Integration von IP und SDK für die Entwicklung eines eingebetteten Programms in C / C ++ - Sprache für das so erstellte Ziel.
Seit 2012 bietet Xilinx als Komponenten, die immer mehr Logikzellen enthalten, ein neues Hardware-Entwicklungstool an: Vivado , das nur Komponenten seit der in 28 nm (2010) eingravierten 7er-Serie unterstützt. Seitdem zielen Xilinx-Tools zunehmend auf Softwareentwickler ab, indem sie immer mehr angepasste Entwicklungslösungen hinzufügen.
Im Jahr 2020 ist hier das Softwareangebot:
Xilinx ist der Erfinder des FPGA, des programmierbaren SoC (voll programmierbares System auf einem Chip: Logik, Prozessor und E / A) und jetzt ACAP.