QuickPath Interconnect

Der QuickPath Interconnect oder QPI (früher CSI für Common System Interface ) ist ein Computerbus, der von Intel entwickelt wurde , um den parallelen FSB -Systembus zu ersetzen . Das Hauptinteresse des QPI-Busses liegt in seiner Punkt-zu-Punkt-Topologie: Der Bus, der die Prozessoren mit dem Chipsatz verbindet, wird nicht mehr gemeinsam genutzt. Ähnlich dem HyperTransport- Bus von Athlon 64 und späteren Prozessoren von AMD .

Die erste Architektur, die den QPI-Bus implementiert, ist Nehalem  . Die ersten Prozessoren, die es verwendeten, standen Ende 2008 zum Verkauf

Allgemeines

Der QPI-Bus hat viele Gemeinsamkeiten mit sogenannten Bussen der dritten Generation (wie HyperTransport , PCI-Express , DVI / HDMI und SATA ):

Historisch

Kontext

Die von Intel verwendete Systemarchitektur, die aus einem parallelen Bus (FSB) besteht, der den Prozessor mit dem Rest des Systems verbindet, ist gegenüber dem Pentium Pro- Prozessor im Wesentlichen unverändert geblieben . Das Auftreten von Multiprozessorsystemen und die Erhöhung ihrer Verarbeitungskapazitäten haben den FSB-Bus, bei dem alle von den Prozessoren kommenden und fließenden Datenflüsse zusammenlaufen, zu einem kritischen Pfad gemacht.

Die signifikante Weiterentwicklung des FSB-Busses mit der NetBurst- Architektur ( Pentium 4-Prozessoren ) wird nicht ausreichen, um den Bandbreitenbedarf zu decken, der von Prozessoren generiert wird, die Multithread- und dann Multi-Core- Prozessoren geworden sind . Bei Quad-Prozessor-Systemen ist die Situation kritisch und zwingt Intel, Prozessoren mit einem großen Level-3- Cache-Speicher (bis zu 16  MB ) zu entwickeln, um den FSB-Bus zu entlasten.

Entwicklung

Der QPI-Bus, der während seiner Entwicklung als Common System Interface (CSI) bezeichnet wurde, ist ein Schlüsselelement der von Intel angekündigten QuickPath-Architektur. Genau wie die Systemarchitektur, die AMD seit dem Athlon 64-Prozessor verwendet, der selbst von der des Alpha 21364- Prozessors inspiriert ist, konzentriert sich diese neue Architektur auf die Prozessoren, wobei sich die aktuelle Architektur auf den Chipsatz konzentriert.


Anmerkungen und Referenzen

  1. http://www.intel.com/technology/architecture-silicon/next-gen/whitepaper.pdf
  2. „  Intel demonstriert die branchenweit erste 32-nm-Chip- und Nehalem-Mikroprozessorarchitektur der nächsten Generation  “, Intel-Pressemitteilung, online unter archive.org
  3. „  Intel® Microarchitecture Codename Nehalem  “, lesen Sie online unter intel.com
  4. http://www.eecs.umich.edu/vlsi_seminar/f01/slides/bannon.pdf

Siehe auch

Externe Links